SoC的电容布局#

布局的总体原则是：按频段/容值由小到大、沿电流路径由近及远、优先保证敏感与高频电源域。

布局基本原则与通用规则#

最小化回路引线电感： 去耦电容的效果受阻于寄生电感（包括走线电感和过孔电感）。电容引线回路面积越小，去耦效果越好。
按电容值与频段阶梯摆放：
- 小容值电容（如 100nF、10nF、1nF）： 负责滤除高频噪声，响应速度极快，必须紧靠 SoC 引脚/过孔。
- 中容值电容（如 1µF - 10µF）： 负责中频去耦，可稍靠外围摆放。
- 大容值电容（如 22µF - 100µF）： 负责低频能量补充，放置在电源输入入口或芯片引脚群附近即可。

关于DDR#

官方描述，RK3528ADDR控制器接口支持JEDEC SDRAM标准接口，控制器有如下特点：

兼容DDR3/DDR3L/LPDDR3/DDR4/LPDDR4/LPDDR4X等标准；
支持32bits数据总线宽度，2ranks（片选），最大总寻址地址4GB；
两个16bits组成一个32bits通道，支持非对称性设计，如1GB+2GB组合；

（例如，1GB+2GB组合，每个通道1GB，总容量2GB。通常多见于LPDDR4/4X）

支持PowerDown、SelfRefresh等模式；

（PowerDown模式：普通掉电，拉低时钟使能信号，关闭内部时钟，进入低功耗状态。此时外部时钟依旧在发挥作用，DRAM数据不会丢失。响应恢复时间快。）

（SelfRefresh模式：拉低时钟使能信号，外部时钟关闭，进入自刷新状态。此时DRAM数据不会丢失。响应恢复时间比PowerDown慢。）

具有动态PVT补偿的可编程输出和ODT阻抗调整。

DDR（Double Data Rate Dynamic Random-Access Memory），即双倍速率动态存储器。

前身是SDRAM（Synchronous Dynamic Random-Access Memory）即同步动态随机访问存储器。

同步的意思是，在时钟的控制下，以固定的速度访问存储器。

此前使用的异步DRAM，需要等待就绪信号才能访问，因此限制了传输速率。

双倍速率是指在时钟上升沿和下降沿，一个时钟周期内传输两次数据。

LPDDR4/4X 接口引脚主要分为时钟与命令/地址（CK/CA）、数据与数据掩码（DQ/DQS/DMI）以及电源与控制/辅助三大类。

一、时钟与命令/地址总线（CK & CA）#

LPDDR4/4X 采用 SDR（单倍速率）CA 总线，通过 6 位 CA 总线在一个时钟周期内传输指令与地址。

信号名称	类型	引脚数量 (以单通道16-bit计)	作用与功能说明
CK_t / CK_c	输入	1 对 (差分)	差分系统时钟。为命令/地址（CA）总线提供定时基准。命令/地址采样均以此时钟的边沿为准。
CKE	输入	1	时钟使能信号。控制芯片进入或退出低功耗模式（如 Self-Refresh 或 Power-Down）。
CS	输入	1	片选信号。高电平有效，表示当前时钟周期 CA 总线上的指令有效。
CA[5:0]	输入	6	命令/地址复用总线。传输读/写操作指令、行/列地址以及模式寄存器设置（MRS）数据。

二、数据总线（DQ/DQS/DMI）#

LPDDR4/4X 采用 DDR（双倍速率）DQ 总线，数据在数据选通信号（DQS）的上升沿和下降沿均进行传输。

信号名称	类型	引脚数量 (以单通道16-bit计)	作用与功能说明
DQ[15:0]	双向	16	数据总线。用于存储控制器与 LPDDR4 芯片之间传输读/写数据。
DQSx_t/DQSx_c	双向	2 对 (差分)	差分数据选通信号。按字节组（Byte 0/1）划分，为读写数据提供精密同步时钟： • 写操作：控制器驱动 DQS，主控中心对齐 DQ 输出； • 读操作：DRAM 驱动 DQS，与 DQ 边沿对齐输出。
DMI0 / DMI1	双向	2 (每字节1根)	数据改写/防反转复用信号（Data Mask / DBI）： • Data Mask (DM)：写操作时，置高表示掩码（忽略）当前 Byte 的写入； • Data Bus Inversion (DBI)：读/写时翻转数据极性，减少同时翻转信号数（SSO），降低功耗和噪声。

三、电源、接地与辅助控制#

信号名称	类型	作用与功能说明
VDD1	电源	核心高压电源 (1.8V)。主要为 DRAM 内部的 DRAM Core 核心阵列（如字线升压泵 Wordline Boost Pump）、内部 PLL/DLL 锁相环、Power-on Circuit 以及模拟控制电路供电。
VDD2 / VDD2L	电源	核心主电源 (1.1V)。为 DRAM 内部的大部分数字逻辑（如 Command/Address 译码逻辑、内部状态机、数据通路控制等）供电，是芯片内部主要的能量来源之一。
VDDQ	电源	I/O 接口电源： • LPDDR4：1.1V • LPDDR4X：降低至 0.6V 专门给数据线（DQ/DQS）以及命令地址线（CA/CK）的输出缓冲器（IO Driver）供电。
VSS / VSSQ	接地	系统接地与 I/O 接地。
RESET_n	输入	全局异步复位信号。低电平有效，用于芯片初始化及硬件复位。
ZQ	模拟	阻抗校准引脚。通过外接高精度电阻（通常为 240Ω 到地），实现芯片内部终端阻抗（ODT）和驱动强度（Ron）的自动校准。

此外ODT 引脚（On-Die Termination / 片上终端电阻控制）是片上终端匹配电阻控制引脚，在高速信号传输（中，信号在 PCB 导线末端容易产生反射和振铃。ODT 的作用是在芯片内部开启匹配电阻，吸收反射波，从而极大地改善信号完整性（SI）。标准的 DDR3/DDR4 接口中，通常有专门的 ODT 控制引脚。LPDDR4/LPDDR4X 中，提供了专门用于控制命令/地址线终端匹配的 ODT_CA 引脚；而数据线（DQ）的 ODT 则多通过模式寄存器（MR11）或命令动态使能。

如果硬件设计中不需要使用硬件 ODT 端口控制，通常要求将该引脚按规范悬空（NC）或拉高/拉低（具体依芯片规格书而定）。

四、关于ZQ的240Ω电阻#

一、为什么上拉到 VCC0V6_DDR（0.6V）而不是接地？#

在 JEDEC LPDDR4/4X 规范中，ZQ 校准引脚的连接方式取决于芯片内部的 ZQ 校准拓扑设计（Pull-Up 或 Pull-Down 校准）：

普通 DDR3/DDR4：ZQ 引脚内部采用下拉电路与内部参考源比较，因此外部要求 下拉 240 Ω 电阻到地（VSS）。
LPDDR4 / LPDDR4X：为了极致降低静态功耗（LVSTL / LV-ODT 逻辑），LPDDR4X 的 VDDQ I/O 电压降到了 0.6V）。许多 LPDDR4/4X 芯片的 ZQ 校准电路改为外部上拉到 $V_{DDQ}$ （0.6V），芯片内部再通过下拉 PMOS/NMOS 阵列与该 240 Ω 外部参考电阻构成分压比对。

二、为什么基准电阻一定要选 240 Ω？#

240 Ω 是 JEDEC 规定的 DRAM 阻抗校准国际标准基准值（ $R_{ZQ}$ ）。

芯片内部的所有驱动强度（Drive Strength / $R_{ON}$ ）和片上终端匹配电阻（ODT），都是以 240 Ω 进行等比分频/并联计算的：

$R_{ON} = 240\,\Omega / 6 = 40\,\Omega$ （6 级 Drive Strength 并联）
$R_{ON} = 240\,\Omega / 7 = 34\,\Omega$ （7 级 Drive Strength 并联）
$ODT = 240\,\Omega / 2 = 120\,\Omega$
$ODT = 240\,\Omega / 4 = 60\,\Omega$
$ODT = 240\,\Omega / 6 = 40\,\Omega$

因此，芯片内部必须借助外部这颗精度高达 $\pm 1\%$ 的 240 Ω 精密电阻测量出当前的精准阻抗，再通过内部 DAC/控制逻辑去校准芯片自身的 MOS 管阻抗。

硬件 PCB 布局重点提醒#

参照平面与阻抗：建议单端数据线/地址线特性阻抗控制在 $40\sim 50\,\Omega$ ，差分对控制在 $80\sim 100\,\Omega$ ，且全线程保持完整的参考地平面（VSS）。

电源部分（针对LPDDR4/4X）#

GMAC部分#

GMAC部分 GMAC（Gigabit Media Access Control），集成在SoC内部，是控制器。以太网 MAC 与 PHY 之间的通信接口家族（统称为 xMII 家族）经历了几代演进。其演进的核心脉络只有一条：在满足网络传输速率（百兆/千兆/万兆）的前提下，通过提高时钟频率、改用双边沿采样（DDR）或转为串行（SerDes）总线，不断削减引脚数量（Pin Count）。

1
├── 百兆分支 (100 Mbps)
2
│   ├── MII    (原始标准，16 引脚)
3
│   └── RMII   (简化标准，7-8 引脚) [最常用]
4
├── 千兆分支 (1000 Mbps)
5
│   ├── GMII   (原始标准，24 引脚)
6
│   ├── RGMII  (简化标准，12 引脚)  [最常用]
7
│   └── SGMII  (串行标准，4-6 引脚) [高密度/背板常用]
8
├── 2.5G/5G/10G 多吉比特分支
9
│   ├── XGMII  (10G 原始接口，32-bit 并行)
10
│   ├── SGMII+ / 2.5G SGMII (基于 SGMII 提速)
11
│   └── USXGMII (通用多速率串行接口)
12
└── 万兆及更高分支 (10G/40G/100G)
13
    ├── XFI / SFI (芯片到光模块 SerDes)
14
    ├── XAUI / RXAUI (多通道串行)
15
    └── QSGMII / USXGMII (多网口聚合串行)

一、百兆分支 (100 Mbps)#

MII (Media Independent Interface)
特点：百兆以太网的原始 IEEE 802.3u 标准。
运行参数：25 MHz 时钟，TX/RX 各 4 位并行数据。
引脚数：~16 个。
状态：基本淘汰。
RMII (Reduced MII)
特点：精简版百兆接口，是目前低成本嵌入式设备（如 MCU、物联网网关）连接百兆 PHY 的首选。
运行参数：50 MHz 时钟，TX/RX 各 2 位并行数据。
引脚数：7 ~ 8 个。

二、千兆分支 (1000 Mbps)#

GMII (Gigabit MII)
特点：千兆以太网的原始 IEEE 802.3z 标准，向上兼容 MII。
运行参数：125 MHz 时钟，TX/RX 各 8 位并行数据（SDR 单边沿采样）。
引脚数：22 ~ 24 个。由于引脚过多且容易产生总线时序偏移（Skew），现已淘汰。
RGMII (Reduced GMII)
特点：利用 DDR（双边沿采样） 技术将 GMII 数据位宽压缩一半，是目前单板 SoC连接千兆 PHY 的主要方式。
运行参数：125 MHz 时钟（上升沿/下降沿各传 4 位），TX/RX 各 4 位并行数据。
引脚数：12 个。
SGMII (Serial GMII)
特点：由 Cisco 提出的串行接口，利用 SerDes 和 LVDS 差分信号 传输数据，支持抗干扰与长距离传输。
运行参数：1.25 Gbps 串行速率，经过 8b/10b 编码后有效带宽为 1 Gbps。
引脚数：4 ~ 6 个（仅需 1 对 TX、1 对 RX 差分线，外加可选的时钟线）。

三、聚合与进阶千兆接口（多网口与 2.5G 扩展）#

QSGMII (Quad SGMII)
特点：为了进一步节省交换机或多网口 SoC 的引脚，将 4 个 SGMII 接口复用到 1 对 SerDes 差分线上。
运行参数：线速率提升至 5.0 Gbps（4 × 1.25 Gbps）。
应用：多口千兆交换机芯片。
2.5G SGMII / SGMII+
特点：通过提高 SGMII 的 SerDes 时钟频率，将原本 1.25 Gbps 的速率翻倍至 3.125 Gbps（扣除 8b/10b 开销后有效速率为 2.5 Gbps），常用于 2.5G 网口。

单独说说RGMII#

RK3528提供了一路RGMII接口，用于连接千兆以太网PHY。通过下图介绍。

VCCIO3

首先是一组TXD，4bit的数据线，双边沿采样等效8bit；

然后是TXCLK，数据发送的时钟；

TX_EN，Transmit Enable，用于指示当前发送数据线（TXD）上的数据是有效的主机发送数据。当 TX_EN 为高电平有效时，接收端（PHY 芯片）才会对当前时钟周期传输的数据进行采样和发送；若为低电平，则表示当前总线上没有有效数据。

然后是一组RXD，和TXD一致；

然后是RXCLK，数据接收的时钟；

RXDV_CRS，Receive Data Valid / Carrier Sense（接收数据有效与载波侦听组合信号，在标准 RGMII 中通常对应 RX_CTL / RX_DV）。是一个复合控制信号，主要用于指示接收通道的状态：

接收数据有效 (RX_DV)：指示当前接收数据线（RXD）上有合法的、可供 MAC 采样的有效数据帧。

载波侦听 (CRS)：用于指示物理介质上当前是否存在载波信号（即是否有其他设备正在通信或总线是否忙碌），协助 MAC 层进行介质访问控制和冲突检测。

MCLK_INOUT，这里是由PHY倍频出来的125MHz信号，提供给SoC使用,作为TXCLK参考。

电容#

根据介质材料与结构的不同，工程中最常用的电容可以分为以下几类：

电容类型	容值范围	优点	缺点	常见应用场景
陶瓷电容 (MLCC)	1pF ~ 100μF	ESR/ESL极低、高频特性极佳、体积小、无极性	高容值器件有直流偏置效应，易产生微音效应（啸叫）	高频旁路/去耦、滤波、RF matching、时钟谐振
铝电解电容	1μF ~ 几万μF	单位体积容量大、成本低、耐高压能力强	ESR/ESL较大、温度稳定性差、有寿命限制（干涸）	电源输入/输出主滤波、低频耦合、储能
钽电容 (Tantalum)	0.1μF ~ 1000μF	容体积比高、ESR低、温度与频率特性稳定、寿命长	耐压等级低、失效模式为短路且易起火、成本高	空间受限的高可靠性电源滤波、工控/航空器件
薄膜电容 (Film)	100pF ~ 几百μF	耐极高电压/大电流、绝缘电阻高、具有自愈特性	体积相对较大、成本高于陶瓷电容	AC交流滤波（X/Y电容）、功率电子（如变频器DC-Link）
超级电容 (EDLC)	几F ~ 几千F	能量密度极高、充放电循环次数多（>50万次）	耐压非常低（单体通常2.7V）、ESR较大、漏电流大	后备电源、RTC供电、能量回收系统

电容选型的核心注意事项#

在实际选型时，不能仅看标称容量，需综合考量以下关键参数与工程隐患：

耐压降额（Voltage Derating）：
铝电解/薄膜电容： 建议降额至额定电压的 70%~80% 使用。
MLCC（陶瓷）： 降额至 50%~70%。高介电常数类（如 X7R/X5R）在接近额定电压时，实际有效容值会大幅衰减（直流偏置效应）。
二氧化锰钽电容： 必须严格降额至 50% 以内使用（如 5V 轨道须选用 10V 耐压），防止浪涌电流引发击穿起火。
等效串联电阻 (ESR) 与等效串联电感 (ESL)：
开关电源（DC-DC/LDO）输出滤波需关注 ESR。ESR 过大导致纹波增加；ESR 过小（如在某些传统 LDO 输出端全用 MLCC）可能引发环路振荡，需符合芯片 datasheet 的 ESR 稳定区间要求。
在高速芯片（如 FPGA/SoC/MCU）电源引脚去耦时，ESL 决定了高频去耦能力，通常优先选用小封装（如 0402、0201）MLCC 以降低引脚电感。
材质与温度系数（针对 MLCC）：
C0G / NP0（Class 1）： 容值极稳定，温漂接近 0，适用于精密定时、谐振及 RF 匹配电路（但容量较小）。
X5R / X7R / X8R（Class 2）： 容量大、工作温度范围宽（如 X7R 支持 -55℃~125℃），常用于常规电源去耦和滤波。
Y5V / Z5U： 容量虽大但温度稳定性极差，容值随温度变动剧烈，不建议在严苛或工业级项目中使用。
频率特性与谐振点：
任何实际电容都可以等效为 R-L-C 串联模型。在自谐振频率（SRF, Self Resonance Frequency）之前呈现容性，超过 SRF 后则呈现感性。去耦设计时，需根据目标干扰噪声的频率选择 SRF 匹配的电容值。
环境与机械应力：
微音效应（Microphonic Effect）： MLCC 具有压电效应，在受板级振动时可能产生音频噪声（啸叫），或将音频信号转化为电信号（产生干扰）。音频敏感线路需慎用 Class 2 MLCC。
弯曲开裂（Flex Cracking）： PCB 板变形易导致大封装 MLCC（1206 及以上）应力开裂短路。

MLCC (Multi-layer Ceramic Capacitor)#

MLCC（多层片式陶瓷电容器）材料的区别主要体现在介质材料上。不同材料决定了电容的介电常数、温度稳定性、直流偏置特性（DC Bias）以及损耗（DF）。行业通用标准（EIA 标准）根据温度稳定性和介电常数将 MLCC 介质分为两大类：Class 1（一类介质）和 Class 2（二类介质）。 MLCC

一类介质（Class 1）：高频顺电体#

主要以二氧化钛（ $\text{TiO}_2$ ）或钛酸锶（ $\text{SrTiO}_3$ ）等改性陶瓷为基材。介电常数较低，但电气性能极稳定。

1. C0G / NP0#

名称含义： NP0（Negative-Positive 0 ppm/°C），即零温度系数。
主要特性：
- 超高稳定性： 在 $-55^\circ\text{C}$ 到 $+125^\circ\text{C}$ 范围内，容值变化仅为 $0 \pm 30\text{ ppm/}^\circ\text{C}$ （变化小于 0.3%）。
- 无 DC 偏置效应： 容值不随施加的直流电压变化。
- 超低损耗： 极高的 Q 值，损耗角正切值（ $\tan\delta$ ）极小。
- 无压电效应： 不会产生啸叫（Acoustic Noise）。
缺点： 介电常数小（通常 $\epsilon_r < 100$ ），做不大容量，常见电容值为 pF 级别至几十 nF。
应用场景： RF 射频匹配电路、高频谐振、LC 滤波器、晶振负载电容、高精度采样电路。

二类介质（Class 2）：高介电常数铁电体#

主要以钛酸钡（ $\text{BaTiO}_3$ ）为基材。介电常数极高（可达数千至上万），能够在小封装内实现大容量，但温度特性和电压特性较差。

1. X7R / X8R / X7S#

主要特性：
- 温度范围： X7R 工作温度在 $-55^\circ\text{C} \sim +125^\circ\text{C}$ ；X8R 提升至 $+150^\circ\text{C}$ 。
- 温度容差： 在全工作温度范围内，容值变化不超过 $\pm 15\%$ 。
- 综合性能好： 属于稳定性与容量兼顾的“工业级”标准。
缺点： 存在直流偏置效应（加直流电压后容值会衰减）、压电效应（易产生微弱噪声啸叫）。
应用场景： 工业级/车规级去耦、隔直、耦合、电源旁路。

2. X5R#

主要特性：
- 温度范围： $-55^\circ\text{C} \sim +85^\circ\text{C}$ ，容值变化不超过 $\pm 15\%$ 。
- 高容性： 比 X7R 更容易做出更大容量（如 $10\mu\text{F} \sim 100\mu\text{F}$ ）。
缺点： 高温上限（ $+85^\circ\text{C}$ ）比 X7R 低，高温环境下长期可靠性略逊于 X7R。
应用场景： 消费电子（手机、笔记本电脑）的电源线 Bulk 去耦、低压电源滤波。

3. Y5V / Z5U（渐被淘汰）#

主要特性： 介电常数极高，能在极小尺寸做很大容量，成本极低。
缺点：
- 温度稳定性极差（Y5V 在 $-30^\circ\text{C} \sim +85^\circ\text{C}$ 内，容值变动高达 $+22\% / -82\%$ ）。
- 严重受直流偏置影响，加额定电压后实际容值可能衰减 70%~90%。
应用场景： 目前在主流 PCB 设计中已不推荐使用，仅用于低成本且对容值偏差极不敏感的场合。

MLCC选型建议#

时钟、模拟音频/射频、精准采样： 必须选 C0G / NP0，防止温漂和 DC 偏置改变电路谐振点。
SoC 核心电源、内存电源去耦： 优先选择 X7R（高温环境）或 X5R（消费级高容值）。
注意 DC Bias 降额： 二类介质（X7R/X5R）电容在实际工作电压接近额定电压时，有效容值会大幅下降。在做电源去耦计算时，需查阅厂商的 DC Bias 曲线进行容值降额估计。

铝电解电容（Liquid Aluminum Electrolytic Capacitor）#

传统铝电解电容内部由阳极铝箔、阴极铝箔、电解纸卷绕而成，并浸润液体电解液。

特点与优缺点#

优点：
容量大、性价比极高： 轻易做到数百至数万微法（μF），单位容量成本最低。
耐压范围宽： 从几伏到数百伏（如 400V/450V 主滤波电容）均有成熟产品。
自我修复特性： 氧化膜局部被击穿时，电解液在通电下可重新氧化修补。
缺点：
- ESR（等效串联电阻）和 ESL 偏大： 高频滤波性能差，不适合高频开关电路。
- 寿命受限（干涸失效）： 液体电解液会随时间和温度慢慢蒸发，高温下寿命呈指数级缩减（遵从“阿伦尼乌斯10℃法则”）。
- 低温性能差： 温度降低时电解液粘稠度增加，电容量急剧下降，ESR 暴增。

大电压/低成本/大容量需求： 选用 液态铝电解电容（如 AC-DC 整流输入端、高压工控电源）。

拓展：阿伦尼乌斯10℃法则（简称10℃法则）#

源于化学反应动力学中的阿伦尼乌斯方程，揭示了温度对化学反应速率和材料老化降解速率的指数级影响。

法则的核心表述为：对于许多化学反应和材料老化过程，环境温度每升高 10℃，反应速率（老化速度）通常会加倍；反之，温度每降低 10℃，寿命则会延长一倍。

在铝电解电容等元器件的寿命预测中，该法则被广泛简化并用于估算不同温度下的工作寿命：

$L_2 = L_1 \cdot 2^{\frac{T_1 - T_2}{10}}$

$L_1$ ：在温度 $T_1$ 下的额定寿命（例如厂商标注的 105℃ 下 2000 小时）。
$L_2$ ：在实际工作温度 $T_2$ 下的预期寿命。
$T_1 - T_2$ ：额定温度与实际工作温度的差值。

举例： 如果一颗电解电容标称在 105℃ 下寿命为 2000 小时：

当它在 95℃ 下工作（降低 10℃）时，寿命理论上翻倍，达到 4000 小时。
当它在 85℃ 下工作（降低 20℃）时，寿命翻四倍，达到 8000 小时。
相反，如果在 115℃ 下超温工作，寿命则会缩减至 1000 小时。

这一规律的理论基础是阿伦尼乌斯方程 ( $k = A e^{-\frac{E_a}{RT}}$ )：

随着温度 $T$ 的升高，获得足够动能、跨越活化能 ( $E_a$ ) 门槛的分子数量呈指数级增加。
对于电子元器件而言，高温会加速内部电解液的化学反应、蒸发速率以及密封胶的老化失效，从而导致电容量衰减和 ESR 激增。

钽电容（Tantalum Capacitor）#

钽电容采用烧结金属钽块作为阳极，通过化学方法在其表面形成氧化钽薄膜作为介质，通常分为二氧化锰（MnO₂）钽电容和高分子聚合物（Polymer）钽电容。

特点与优缺点#

优点：
- 体积小、容体积比高： 在贴片（SMD）小体积下能提供较大容量，极省 PCB 空间。
- 电气特性稳定： 温度与频率稳定性远优于铝电解电容，几乎无容量衰减。
- ESR 较低、寿命长： 无液体蒸发问题，长期可靠性高。
缺点：
- 失效模式极其危险（MnO₂型）： 击穿时容易发生短路，且极易引发爆炸起火。必须严格降额 50% 使用（如 5V 轨道选 10V 额定电压），并限制过大的浪涌电流。
- 耐压较低： 常见的额定电压很少超过 50V，且单价较贵。

小体积/高密度/平稳 DC 轨道： 选用 贴片钽电容（如低矮模组、工控板卡），注意必须做 50% 耐压降额。

固态电容（Solid Conductive Polymer Capacitor）#

全称为固态高分子导电电解电容。

本质上仍然属于铝电解电容（或聚合物钽电容）的范畴，关键改进是用高导电性的固态高分子聚合物，取代了传统铝电解电容内部的液体电解液。

固态电容与传统液态铝电解的区别#

对比维度	传统液态铝电解电容	固态高分子电容（固态电容）
导电介质	液体电解液	固态高分子聚合物（Solid Polymer）
ESR（等效串联电阻）	较高（毫欧级到欧姆级）	极低（通常仅数毫欧），高频滤波极强
寿命与温度	受限于电解液干涸，高温下寿命短	超长寿命，温漂小，高温不干涸
安全性	过压/过温时易鼓包、漏液或爆浆	不会爆浆漏液，失效时多表现为开路或高阻抗
额定耐压与成本	耐压高（可达 450V+），成本低	耐压相对较低（多在 2.5V~100V 内），成本略高
外观识别	顶部通常有“K”或“十”字防爆槽	顶端通常没有防爆槽（部分带彩色印字顶盖）

高频低纹波/板卡 CPU/GPU 供电： 选用 固态电容（如主板、显卡 VRM 供电电路、DC-DC 高频输出滤波）。

贴片电阻（SMD Resistor）根据制造工艺与材质主要分为厚膜、薄膜和合金电阻三大类，每种类型的精度、温漂及应用场景差异显著。

贴片电阻#

主要分类#

电阻类型	制造工艺	精度范围	温漂 (TCR)	典型应用场景
厚膜电阻 (Thick Film)	丝网印刷导电浆料	1%, 5% (常规)	较大 (±100 ~ ±200 ppm/℃)	一般数字电路、上拉/下拉、限流、常规消费电子
薄膜电阻 (Thin Film)	真空溅射金属膜	0.01% ~ 0.5% (高精度)	极低 (±5 ~ ±25 ppm/℃)	精密仪器、ADC/DAC采样前端、音频、医疗设备
合金/金属条电阻 (Metal Strip)	金属合金开槽/冲压	1%, 5% (超低阻值)	低 (通常 < ±50 ppm/℃)	电源管理芯片采样、大电流检测、BMS电池保护

选型注意#

封装、精度、耐压、功率、温漂。

额定功率降额（Power Derating）： 实际工作功率应控制在额定功率的 50% 以下。例如，0603 封装额定功率为 0.1W，实际功耗建议不超过 0.05W，否则长期高温会导致阻值漂移甚至烧毁。
最高工作电压限制： 不同封装有其最大耐压限制（如 0603 通常最大工作电压为 50V，1206 为 200V）。高压电路中若仅用小封装单颗电阻，可能导致击穿打火，需采用大封装或串联多颗电阻分压。
温度系数 (TCR)： 在精密模拟电路或温差大的工业环境中，必须严格核对 TCR。厚膜电阻温漂大，随温度变化阻值波动明显；而精密的薄膜电阻（如 ±10 ppm/℃ 以下）能有效保证宽温下的系统精度。

SoC的电容布局#

布局基本原则与通用规则#

关于DDR#

一、 时钟与命令/地址总线（CK & CA）#

二、 数据总线（DQ/DQS/DMI）#

三、 电源、接地与辅助控制#

四、 关于ZQ的240Ω电阻#

一、为什么上拉到 VCC0V6_DDR（0.6V）而不是接地？#

二、为什么基准电阻一定要选 240 Ω？#

硬件 PCB 布局重点提醒#

电源部分（针对LPDDR4/4X）#

GMAC部分#

一、百兆分支 (100 Mbps)#

二、千兆分支 (1000 Mbps)#

三、聚合与进阶千兆接口（多网口与 2.5G 扩展）#

单独说说RGMII#

电容#

电容选型的核心注意事项#

MLCC (Multi-layer Ceramic Capacitor)#

一类介质（Class 1）：高频顺电体#

1. C0G / NP0#

二类介质（Class 2）：高介电常数铁电体#

1. X7R / X8R / X7S#

2. X5R#

3. Y5V / Z5U（渐被淘汰）#

MLCC选型建议#

铝电解电容（Liquid Aluminum Electrolytic Capacitor）#

特点与优缺点#

拓展：阿伦尼乌斯10℃法则（简称10℃法则）#

钽电容（Tantalum Capacitor）#

特点与优缺点#

固态电容（Solid Conductive Polymer Capacitor）#

固态电容与传统液态铝电解的区别#

贴片电阻#

主要分类#

选型注意#

一、时钟与命令/地址总线（CK & CA）#

二、数据总线（DQ/DQS/DMI）#

三、电源、接地与辅助控制#

四、关于ZQ的240Ω电阻#